Q. 메모리 사업부 / TSP 총괄 공정기술 업무 구분에 대한 질문

답변 7

• M

  Memory Department삼성전자

  코전무 ∙ 채택률 83% ∙

  회사

  일치

  ---

  채택된 답변

  안녕하세요 지원자님. 이 부분에서 많이들 헷갈려 하셔서 질문 자체가 굉장히 좋습니다. 결론부터 말씀드리면, 지원자님이 하신 전공정(FAB) 경험은 TSP 총괄 공정기술 직무에서도 충분히 의미 있고, 방향만 잘 잡으면 오히려 강점으로 어필할 수 있습니다! 먼저 TSP 총괄 공정기술에서 전공정 장비나 공정을 “직접” 다루느냐는 질문에 대해서 말씀드리면, 웨이퍼 단위의 순수 FAB 공정처럼 포토 레시피를 새로 개발하거나 에처 조건을 세팅하는 역할은 메모리 사업부 FAB 공정기술의 영역이 맞습니다. 하지만 TSP라고 해서 전공정을 전혀 모르면 안 되는 구조는 절대 아닙니다. 오히려 TSP 공정기술은 웨이퍼가 패키지로 넘어오기 전 상태가 어떤지, 그 상태가 백랩·쏘잉·본딩·몰딩 이후에 어떤 문제를 유발하는지를 이해하고 있어야 하는 직무입니다. 그래서 패시베이션 상태, RDL 구조, TSV 형성 품질, 포토/에칭 균일도 같은 전공정 결과물이 후공정 수율과 직결되는 순간들이 굉장히 많아요. 지원자님이 수행하신 포토, 에칭, 증착 경험은 “나는 FAB 공정을 했다”로 어필하기보다는, 공정 결과물이 패키징 단계에서 어떤 리스크로 이어지는지를 이해하고 개선 관점으로 연결할 수 있다는 쪽으로 가져가시는 게 좋습니다. 예를 들면 포토 CD 편차가 쏘잉 시 크랙이나 칩 에지 결함으로 어떻게 이어질 수 있는지, 에칭 프로파일이나 잔여물이 본딩 신뢰성이나 언더필 결함에 어떤 영향을 주는지, 증착막 응력이나 두께 균일도가 몰딩 후 워페이지 문제와 어떻게 연결되는지 같은 식입니다. 이런 연결 논리는 TSP 공정기술에서 정말 좋아하는 사고 방식이에요. 전통적인 조립 공정과의 접점도 분명히 있습니다. 백랩에서는 전공정에서 형성된 박막 구조와 잔류 스트레스가 웨이퍼 파손 리스크로 이어지고, 쏘잉에서는 패시베이션/메탈 구조에 따라 치핑이나 델라미네이션이 발생합니다. 칩 본딩 단계에서는 RDL 패턴 품질, 패드 상태, 표면 오염도가 접합 신뢰성에 직접적인 영향을 주고요. 몰딩 이후 워페이지나 크랙 문제 역시 전공정 박막 설계와 무관하지 않습니다. 결국 TSP 공정기술은 “조립 공정만 아는 사람”이 아니라, 전공정 결과를 이해하고 패키징 관점에서 문제를 줄이는 사람에 가깝다고 보시면 됩니다. 그래서 지원자님은 “전공정 경험이 있어서 TSP와 안 맞을까?”를 걱정하실 게 아니라, “전공정과 패키징을 연결해서 생각할 수 있는 사람”이라는 점을 전면에 내세우시면 됩니다. 이 관점만 잘 잡으시면 오히려 메모리 사업부 FAB 공정기술 지원자들과 차별화되는 강점이 됩니다! 도움이 되셨다면 채택 부탁드려요~ 응원합니다~!

  ---

  ---

  댓글 3

  d

  dlwocjf2882

  작성자

  2026.01.01

  정말 도움 많이 되는 답변이었습니다. 감사합니다. 혹시 tsp총괄 쪽에서 종사하고 계신건가요? 기술적 연결점을 사례로 너무 잘 알려주셔서 감사합니다.

  d

  dlwocjf2882

  작성자

  2026.01.01

  우선 새해 복 많이 받으시길 바랍니다. 추가적으로 여쭙고자 하는 것이 있는데.. glass substrate쪽으로 인턴 경험이 있습니다. 삼성전자의 경우는 기판을 직접 만들기보단, 관련 업체로부터 구매하여 attach를 하는걸로 알고 있는데, 혹 실례가 안된다면 저의 글래스 코어 기판에 대한 경험을 어떻게 엮을수 있을지도 여쭈어볼 수 있을까요?

  뉴

  뉴준스뉴준스

  2026.01.13

  @dlwocjf2882 화이팅 하시길 바랍니다!

• P

  PRO액티브현대트랜시스

  코상무 ∙ 채택률 100%

  ---

  채택된 답변

  먼저 채택한번 꼭 부탁드립니다!! 좋은 고민을 하고 계십니다. 결론부터 말씀드리면 TSP 총괄 공정기술에서 전공정(FAB) 공정을 ‘직접 운영’하진 않지만, 이해와 연계 역량은 매우 중요합니다. TSP는 조립·패키징이 메인이지만, RDL·Bumping·Passivation·TSV처럼 말씀하신 Post-Fab 공정은 전공정 결과물의 품질·변동성이 그대로 영향을 주는 영역이기 때문에, 실제로는 FAB 공정 조건을 이해하지 못하면 공정 안정화가 불가능합니다. 따라서 포토·에칭·증착 경험은 “FAB 공정을 해봤다”가 아니라, 전공정 조건 변화가 패키징 수율·신뢰성에 어떤 영향을 주는지 이해하고 연결해봤다는 관점으로 어필하셔야 합니다. 예를 들어 박막 두께, CD 편차, 잔여 스트레스가 이후 본딩·몰딩·솔더 공정에서 어떤 불량으로 이어질 수 있는지를 설명하는 식입니다. 전통적인 조립 공정과의 접점은 ‘공정 간 인터페이스 관리’에 있고, 이걸 이해하는 인재가 바로 TSP 총괄이 선호하는 유형입니다. FAB 경험은 방향만 잘 잡으면 충분히 강점이 됩니다.

  ---
• d

  dev.jelly삼성전자

  코상무 ∙ 채택률 49% ∙

  회사

  일치

  ---

  채택된 답변

  tsp는 후공정을 주로 다루며 전공정과 많이 다르긴 하지만 후공정 관련 경험을 가진 학생들이 거의 없기에 큰 문제 없을것 같아요

  ---
• 

  프로답변러YTN

  코부사장 ∙ 채택률 86%

  ---

  채택된 답변

  멘티님 TSP 총괄은 후공정 조직이지만 RDL과 TSV 같은 첨단 패키징 라인에서는 노광과 식각 등 멘티님이 경험한 FAB 공정 장비를 그대로 사용하므로 해당 경험은 직무 적합도 200퍼센트의 핵심 역량입니다. 메모리 사업부와 업무가 겹친다고 걱정할 필요 없이 FAB 공정 원리에 대한 이해를 바탕으로 미세화되는 패키징 공정의 수율을 잡을 수 있는 준비된 인재임을 강조하는 것이 합격의 정답입니다. 전통적인 조립 공정 전 단계에서 웨이퍼 상태를 최적화하는 역할을 수행하므로 전공정 지식은 멘티님을 다른 지원자와 차별화시켜 줄 가장 강력한 무기가 될 것입니다. 채택부탁드리며 파이팅입니다!

  ---
• 

  Top_TierHD현대건설기계

  코사장 ∙ 채택률 95%

  ---

  채택된 답변

  학사신입은 꼭 핏한 경험만 있어야 하는 건 아닙니다. 말씀하신 경험들기 멘티분의 잠재역량을 보여주는 것이라 어필요소가 충분히 될 수 있습니다. 따라서 경험하신 부분들을 팩트로 담백하게 담아내시는 것을 적극 추천합니다.

  ---
• 흰

  흰수염치킨삼성전자

  코전무 ∙ 채택률 58% ∙

  회사

  직무

  일치

  ---

  채택된 답변

  안녕하세요. 멘토 흰수염치킨입니다. 전공정은 안 다루는 걸로 알아요 그래도 원리가 비슷하긴하니까 엮을 순 있을거 같아요 그래도 후공정에 맞는 스펙을 갖추는게 낫긴하죠 도움이 되었으면 좋겠네요. ^_^

  ---
• 탁

  탁기사삼성전자

  코사장 ∙ 채택률 78% ∙

  회사

  일치

  ---

  채택된 답변

  rdl 이나 범핑.그리고 패키징 관련은 tsp가 맞습니다. 개편된 메모리 공기는 eds쪽이라 테스팅 하는 업무입니다. 웨이퍼 패키징 후 마지막 테스트 설비 및 공정 쪽이 메모리쪽이며 언급하신 쪽은 tsp가 맞으나 근무지가 천안 온양이라 참고하셔서 지원하심 됨니다 ㅎ

  ---
• AD

  

  반도체

  설계팀

  ---

  대기업 반도체 산업으로 취업하기 위해선, 직관적 해석능력과 사고력이 필요합니다. 핵심 역량과 배운 지식을 취업에 활용하고 싶다면 국비지원 강의를 추천합니다.

  확인하러 가기